西门子与台积电深化合作,不断攀登设计工具认证高峰

放大字体  缩小字体 发布日期:2021-11-05  来源:西门子  浏览次数:733
     近日在台积电2021开放创新平台®(OIP)生态系统论坛上,西门子数字化工业软件公布了一系列与台积电携手交付的新产品认证,双方已在云上IC设计以及台积电3D硅堆叠和先进封装技术系列——3DFabric™方面达到了关键里程碑。
    近期获得台积电N3和N4工艺认证的西门子EDA产品包括Calibre®nmPlatform——用于ICsign-off的领先物理验证解决方案;以及AnalogFastSPICE™平台——专为纳米级模拟、射频(RF)、混合信号、存储器和定制数字电路提供快速电路验证。同时,西门子还与台积电密切合作,针对西门子Aprisa™布局布线解决方案进行先进工艺认证,以帮助共同客户在晶圆厂最先进的工艺上顺利、快速地实现芯片成功。
    西门子数字化工业软件IC-EDA执行副总裁JoeSawicki表示:“台积电持续创新芯片工艺,在其帮助下,我们的共同客户能够迎合市场需求,不断推出世界领先的IC产品。西门子很荣幸能与台积电长期合作,持续提供推动改变的技术,助力客户将这些IC创新产品更快地推向市场。”
    西门子对台积电的最新工艺支持承诺更延伸至台积电的3DFabric技术。目前,西门子已成功满足台积电尖端3DFabric设计流程的设计要求。在鉴定过程中,西门子改进了其Xpedition™PackageDesigner(xPD)工具,支持使用自动避免和校正功能进行扇出型晶圆级封装(InFO)设计规则处理。此外,Calibre3DSTACK、DRC和LVS也获得了台积电最新的3DFabric技术(包括InFO、CoWoS®和TSMC-SoIC™)的支持与认证。对于客户来说,这些通过3DFabric认证的西门子EDA工具将助其缩短设计和签核(signoff)周期,并减少与人工干预相关的错误。
    此外,西门子还与台积电合作,为台积电的3D硅堆叠架构开发可测试性设计(DFT)流程。西门子的Tessent™软件提供了基于层次化DFT、SSN(StreamingScanNetwork)、增强型TAP(测试接入端口)和IEEE1687IJTAG(内部联合测试行动小组)网络技术的领先DFT解决方案,所有这些技术都符合IEEE1838标准。Tessent解决方案具备可扩展、灵活性和易用性等特点,旨在帮助客户优化与IC测试技术相关的资源。
    台积电设计基础架构管理事业部副总裁SukLee表示:“西门子持续提供完善的解决方案支持台积电最先进的技术,对台积电OIP生态系统的价值也在不断提升。我们期待与西门子继续深化合作,结合西门子领先的电子设计自动化(EDA)技术与台积电的最新工艺和3DFabric技术,帮助双方共同客户加快芯片创新。”
    近期,西门子与台积电还携手帮助一家全球领先的IC设计公司利用Calibre工具在领先的云计算环境中大幅提升性能和扩展性。Calibre针对云端环境将最新设置、规则集(deck)和引擎等多项技术进行了优化,以帮助共同客户缩短流片时间并加快上市速度。
 
关键词: 西门子
本网转载并注明自其它来源的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品来源,并自负版权等法律责任。 如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系,否则视为放弃相关权利。
 
 
[ 资讯搜索 ]  [ 加入收藏 ]  [ 告诉好友 ]  [ 打印本文 ]  [ 关闭窗口 ]

 
0条 [查看全部]  相关评论

 
展会
微信公众号
qq群
 
工控网 | 工控文库 | 工控视频 | 工控软件 | 在线教育 | 用户使用指南 | 关于我们 | 联系方式 | 使用协议 | 版权隐私 | 网站地图 |手机版 | 广告服务

本网站所有文档及文件资料,除特别标明本站原创外,均来自互联网及网友上传,如有涉及版权问题,请联系我们,我们将第一时间处理。
我们保留版权,任何涉嫌侵犯本站版权的行为,本站保留追究其法律责任的权利。